当前位置: 金莎娱乐场官方网站 > 农业科技 > 正文

金莎娱乐场官方网站1nm制造进度会出现,D晶体管

时间:2019-08-24 10:42来源:农业科技
科技世界网     发布时间:2017-06-19    台湾半导体行业协会执行董事NickyLu认为“虚拟”摩尔定律时代即将到来,从而使芯片行业重新回归健康的增长与盈利轨道。Nicky Lu“半导体行业

科技世界网     发布时间:2017-06-19    台湾半导体行业协会执行董事Nicky Lu认为“虚拟”摩尔定律时代即将到来,从而使芯片行业重新回归健康的增长与盈利轨道。 Nicky Lu “半导体行业将再度迎来另外三十年增长周期,”Lu在接受采访时预测称。“我们将亲眼目睹‘实质性’1纳米制程工艺的出现,这意味着摩尔定律将以‘虚拟’形式存在。” 半导体行业确实需要一场巨大变革以实现持续发展。从1995年到2008年,半导体领域年均复合增长率达到7%,而总体投资者回报则为股市平均水平的近三倍。然而,如今的形势则出现了巨大逆转。 尽管仍有部分半导体厂商继续蓬勃发展并得以兼并规模较小的竞争对手,但这一市场的整体增长与营收水平确实开始不断下滑。 半导体行业如果能够实现1纳米制程水平,则可突破每年4000亿美元的营收壁垒,顺利实现1万亿美元的发展前景,Nicky Lu表示。在今年11月7日将于日本富山市召开的IEEE亚洲固态电路大会上,他将发表一篇题为《全新硅通道》的论文,并在其中概述传统纯属缩放芯片技术的局限性以及如何向新一代方案进行过渡。 有证据表明,目前线性缩放机制已经达到其物理极限。“有从业者指出,他们正在努力实现10纳米级别制程工艺模型,但其中已经无法提供任何线性活动空间,”Lu解释称。

金莎娱乐场官方网站,文章来源:北京科普之窗

脱离平面

正因为如此,技术开发工作已经开始向非线性方向迈进。2011年,英特尔公司公布了其三栅极技术,即能够将硅晶体管由平面构造发展为三维构造。利用3D架构,以0.85作为等比例系数进行缩放,即可让晶体管密度实现平面架构中的0.5系数缩放效果,Lu表示。 其它厂商也纷纷跟随这一发展潮流。东芝公司构建起48层3D NAND,这款记忆体被应用于苹果的iPhone 7手机当中。三星方面对思路更进一步加以拓展,打造出64层闪存存储设备。虽然其制程技术水平仅为32纳米,但其实际存储密度已经基本相当于13纳米水平,Lu指出。 “现在我们已经迈进了芯片2.0的时代,架构中开始采用垂直晶体管,而缩放系数也在0.8到0.85之间,”Lu解释称。“芯片3.0则很可能以3D的形式存在。我们将见证越来越多厂商走上这一发展方向。” 根据Lu提出的理论以及论文中的表述,芯片4.0将带来更大的飞跃。4.0时代立足于3.0一代的现有优势,同时以此为基础建立更多新型应用方式,例如增加现实、虚拟现实以及机器智能等,他表示。Lu将发展阶段中的下一个阈值称为异质集成,具体醚讲就是利用诸如集成扇出等手段将硅与非硅材料加以整合。

世界上首款3-D晶体管进入生产技术阶段

展望InFO以及更遥远的未来

InFO是一种封装技术,由台湾半导体制造有限公司开发,旨在将接合焊盘放置在芯片边缘,其不再需要与衬底进行互连。InFO能够将封装厚度减少20%,提升20%速度水平且令发热量改善10%。 英飞凌公司于2008年以该技术为基础开发出嵌入式晶片级球栅阵列,旨在进一步降低成本及封装厚度,同时提升元器件集成度水平。然而,产量问题妨碍了这项新技术的实际采用,直到台积电方面成功实现InFO商业化。 “这套新型InFO架构真正将异质集成引向了芯片4.0时代,”Lu表示。“另一大创新则在于利用TIV实现互连,其类似于设立一条管芯并借此与外部相连。如此一来,大家即可拥有横向与垂直连接能力,且其直通芯片内与芯片外。这一点正是异质集成的关键所在。过去,我们无法实现TIV,因为当时尚不存在InFO技术。” 根据Lu的解释,利用InFO,芯片将能够直接与多种组件进行连通,其中包括透镜、传感器或者致动器等——相比之下,目前这些部件尚需要内置于系统内,而无法实现小型化。 “这就是利用InFO实现的硅材质与非硅材质异质集成方案,”Lu指出。“目前的这些部件全部被印刷在电路板之上,这会造成严重的能源浪费。我们距离最佳功耗水平仍有五个量级的道路要走。” 而在Lu看来,这也正是代工厂商、芯片设计师与系统厂商间巨大的新型合作潜力所在。芯片目前的产业整体规模为3000亿美元,但消费级电子产品则拥有高达1.6万亿美元的自身体量,他表示。 系统制造商将需要异质集成方案以创建更为袖珍的设备,同时保证其拥有更低功耗水平,Lu进一步补充称。 “这些新技术需要以非常顺利的过渡流程进行引入,毕竟我们距离摩尔定律的彻底失效只剩两代产品的时间,”Lu表示。“三栅极、3D NAND以及InFO技术都获得了相当顺利的发展态势。未来,芯片制程将缩小至5纳米水平,而其性能则与1纳米平面架构相当。”

英特尔在微处理器领域取得重大突破22纳米芯片带来前所未有的高性能与低能耗 ■关注 英特尔公司5月4日宣布在晶体管发展上取得了革命性的重大突破。英特尔将推出被称为三栅极的革命性3-D晶体管设计,并将批量投产研发代号IvyBridge的22纳米英特尔芯片。 五十多年来,2-D晶体管不仅一直在计算机、手机、消费电子产品中得到了广泛应用,还用于汽车、航空、家用电器、医疗设备以及数千种日用设备的电子控制中。这款3-D三栅极晶体管代表着从2-D平面晶体管结构的根本性转变。

这一革命性成果,其关键在于英特尔能够把全新的3-D三栅极晶体管设计投入批量生产,开启了摩尔定律的又一个新时代,并且为各种类型的设备的下一代创新打开了大门。

自从1947年晶体管问世以来,晶体管技术飞速发展。摩尔定律这样预测了硅技术的发展步伐:晶体管密度大约每两年便会增加一倍,同时其功能和性能将提高,而成本则会降低。40多年以来,摩尔定律已经成为半导体行业的基本商业模式。

据了解,英特尔于2003年推出应变硅,之后于2007年又推出高-k金属栅极。现在,英特尔将为晶体管设计带来另外一项革命——这将在各种计算设备(从服务器到台式机,从笔记本电脑到手持式设备)中实现前所未有的高性能和能效。

实现前所未有的能耗节省和性能提升 据介绍,英特尔的3-D三栅极晶体管使芯片能够在更低的电压下运行,并进一步减少漏电量,与之前最先进的晶体管相比,它能提供前所未有的更高性能和能效。这些能力让芯片设计师可以根据应用的需求灵活地选用低能耗或高性能晶体管。

与之前的32纳米平面晶体管相比,22纳米3-D三栅极晶体管在低电压下将性能提高了37%。这一惊人的改进意味着它们将是小型手持设备的理想选择,这种设备要求晶体管在运行时只用较少的电力进行“开关”操作。全新的晶体管只需消耗不到一半的电量,就能达到与32纳米芯片中2-D平面晶体管一样的性能。

英特尔高级院士马博表示:“英特尔独一无二的3-D三栅极晶体管实现了前所未有的性能提升和能耗节省。这一里程碑的意义要比单纯跟上摩尔定律的步伐更为深远。低电压和低电量的好处,远远超过我们通常从一代制程升级到下一代制程时所得到的好处。它将让产品设计师能够灵活地将现有设备创新得更智能,并且有可能开发出全新的产品。我们相信这一突破将进一步扩大英特尔在半导体行业的领先优势。”

继续创新步伐——摩尔定律 根据以英特尔联合创始人戈登•摩尔命名的摩尔定律,晶体管将变得越来越小、越来越便宜,并且能效越来越高。正因为如此,英特尔一直坚持推动创新和集成,为每个芯片添加更多功能和计算内核,从而提高性能,并降低单个晶体管的制造成本。

要在22纳米制程时代延续摩尔定律,这是一项异常复杂的技术。英特尔的科学家们在2002年发明了三栅极晶体管——这是根据栅极有三面而取名的。得益于英特尔高度协同的研究-开发-制造技术的集成作业,本次宣布的技术突破是多年研发的成果,也标志着这项成果开始进入批量生产阶段。

3-D三栅极晶体管实现晶体管的革命性突破。传统“扁平的”2-D平面栅极被超级纤薄的、从硅基体垂直竖起的3-D硅鳍状物所代替。电流控制是通过在鳍状物三面的每一面安装一个栅极而实现的(两侧和顶部各有一个栅极),而不是像2-D平面晶体管那样,只在顶部有一个栅极。更多控制可以使晶体管在“开”的状态下让尽可能多的电流通过,而在“关”的状态下尽可能让电流接近零,同时还能在两种状态之间迅速切换。

就像摩天大楼通过向天空发展而使得城市规划者优化可用空间一样,英特尔的3-D三栅极晶体管结构提供了一种管理晶体管密度的方式。由于这些鳍状物本身是垂直的,晶体管也能更紧密地封装起来——这是摩尔定律追求的技术和经济效益的关键点所在。未来,设计师还可以不断增加鳍状物的高度,从而获得更高的性能和能效。

摩尔指出:“在多年的探索中,我们已经看到晶体管尺寸缩小所面临的极限,今天这种在基本结构层面上的改变,是一种真正革命性的突破,它能够让摩尔定律以及创新的历史步伐继续保持活力。” (责编:张伟春作者:科技日报记者李国敏文章来源:)

编辑:农业科技 本文来源:金莎娱乐场官方网站1nm制造进度会出现,D晶体管

关键词: